Docket No.: 67161-045 **PATENT** 

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Masatoshi TAYA

Serial No.:

Group Art Unit:

Filed: July 03, 2003

Examiner:

For: SEMICONDUCTOR DEVICE

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2003-031185, filed February 7, 2003,

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker Registration No. 26,527

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:km Facsimile: (202) 756-8087

Date: July 3, 2003

## 特許庁 日

67161-045 Masatoshi Taya

JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 2月 7日

出 願

Application Number:


特願2003-031185

[ ST.10/C ]:

[JP2003-031185]


出 Applicant(s):

三菱電機株式会社



2003年 3月 4 日

特許庁長官 Commissioner,



【書類名】

特許願

【整理番号】

541475JP01

【提出日】

平成15年 2月 7日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/8234

H01L 21/8238

H01L 27/088

H01L 27/092

H01L 29/78

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

田矢 真敏

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】

深見 久郎

【選任した代理人】

【識別番号】

100085132

【弁理士】

【氏名又は名称】

森田 俊雄

【選任した代理人】

【識別番号】

100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】

100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】

100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】

008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 半導体基板の主表面に形成された第1導電型の第1不純物領域と、

前記第1不純物領域の表面に形成された第1分離絶縁膜と、

前記第1分離絶縁膜の直下に位置する前記第1不純物領域の部分に形成された 第2導電型の第2不純物領域と、

前記第1不純物領域の部分の表面に前記第1分離絶縁膜と距離を隔てて形成された第2導電型の第3不純物領域と、

前記第1分離絶縁膜を挟んで前記第3不純物領域が位置する側とは反対側の前 記第1不純物領域の部分の表面に、前記第1分離絶縁膜と距離を隔てて形成され た第2導電型の第4不純物領域と、

前記第2不純物領域と前記第3不純物領域とによって挟まれた前記第1不純物 領域の部分上に形成された第1電極部と、

前記第2不純物領域と前記第4不純物領域とによって挟まれた前記第1不純物領域の部分上に形成された第2電極部と を備えた半導体装置。

【請求項2】 前記第1分離絶縁膜に対して前記第3不純物領域が位置する側の前記第1不純物領域の部分の表面に前記第1分離絶縁膜と距離を隔てて形成された第2分離絶縁膜と、

前記第1分離絶縁膜に対して前記第4不純物領域が位置する側の前記第1不純物領域の部分の表面に前記第1分離絶縁膜と距離を隔てて形成された第3分離絶縁膜と

を備え、

前記第3不純物領域は、

前記第2分離絶縁膜の直下に位置する前記第1不純物領域の部分に形成された 所定の不純物濃度を有する第1濃度領域と、

前記第1濃度領域と電気的に接続されて前記第2分離絶縁膜に対して前記第1

分離絶縁膜とは遠ざかる方向に向かって形成され、前記第1濃度領域よりも高い 不純物濃度を有する第2濃度領域と を含み、

前記第4不純物領域は、

前記第3分離絶縁膜の直下に位置する前記第1不純物領域の部分に形成された 所定の不純物濃度を有する第3濃度領域と、

前記第3濃度領域と電気的に接続されて前記第3分離絶縁膜に対して前記第1 分離絶縁膜とは遠ざかる方向に向かって形成され、前記第3濃度領域よりも高い 不純物濃度を有する第4濃度領域と

を含む、請求項1記載の半導体装置。

【請求項3】 前記第2不純物領域、前記第3不純物領域および前記第4不 純物領域はウェルとしてそれぞれ形成された、請求項1または2に記載の半導体 装置。

【請求項4】 前記第1電極部および前記第2電極部は、前記第1不純物領域の表面を横切るようにそれぞれ形成され、

前記第1電極部の直下に位置する第1チャネル領域における、前記第1電極部が前記第1不純物領域の表面を横切る部分の長さに対応するチャネル幅は、前記第2電極部の直下に位置する第2チャネル領域における、前記第2電極部が前記第1不純物領域の表面を横切る長さに対応するチャネル幅よりも短く設定され、

前記第2不純物領域では、前記第2不純物領域における前記第1電極部および 前記第2電極部が延在する方向に沿った幅が、前記第1チャネル領域の側に位置 する部分から前記第2チャネル領域の側に位置する部分にかけて滑らかに変化し ている、請求項1または2に記載の半導体装置。

【請求項5】 前記第1電極部および前記第2電極部は、前記第1不純物領域の表面を横切るようにそれぞれ形成され、

前記第1電極部が前記第1不純物領域の表面を横切る部分の長さに対応する前 記第1チャネル領域のチャネル幅は、前記第2電極部が前記第1不純物領域の表 面を横切る長さに対応する前記第2チャネル領域のチャネル幅よりも短く設定さ れ、 前記第2不純物領域では、前記第2不純物領域における前記第1電極部および 前記第2電極部が延在する方向に沿った幅が、前記第1チャネル領域の側に位置 する部分と前記第2チャネル領域の側に位置する部分との間において急峻に変化 する部分が設けられ、

前記第2電極部は、前記第2不純物領域における前記急峻に変化する部分を覆 うように形成された、請求項1または2に記載の半導体装置。

【請求項6】 半導体基板の主表面に形成された第1導電型の第1不純物領域と、

前記第1不純物領域の表面に形成された分離絶縁膜と、

前記分離絶縁膜の直下に位置する前記第1不純物領域の部分に形成された第2 導電型の第2不純物領域と、

前記第2不純物領域と電気的に接続され、前記分離絶縁膜から離れる方向に向 かって前記第1不純物領域の部分に形成された第2導電型の第3不純物領域と、

前記分離絶縁膜と距離を隔てて前記第3不純物領域が位置する側とは反対側の 前記第1不純物領域の部分の表面に形成された第2導電型の第4不純物領域と、

前記第2不純物領域と前記第4不純物領域とによって挟まれた前記第1不純物 領域の部分上に形成された電極部と

## を備え、

前記第2不純物領域では、前記電極部の側から前記第3不純物領域の側に至るまでの間に、前記電極部から前記第3不純物領域に向かう方向と略直行する方向 に沿った幅がより狭くなる部分が形成された、半導体装置。

【請求項7】 前記第2不純物領域における前記幅は、前記電極部の側から前記第3不純物領域の側にかけて滑らかに変化している、請求項6記載の半導体装置。

【請求項8】 前記電極部は、前記第2不純物領域において前記幅が変化する部分を覆うように形成された、請求項6記載の半導体装置。

【請求項9】 前記第3不純物領域と同電位に固定され、前記第2不純物領域を覆うように前記分離絶縁膜上に形成された他の電極部を備えた、請求項6記載の半導体装置。

## 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は半導体装置に関し、特に、高耐圧MOSトランジスタを備えた半導体 装置に関するものである。

[0002]

## 【従来の技術】

ロジック回路やアナログ回路に高耐圧MOS (Metal Oxide Semiconductor) トランジスタが適用されている半導体装置がある。そのような半導体装置の一例として特開2001-94103号公報に記載された半導体装置について説明する。

## [0003]

同公報に記載された半導体装置では、半導体基板上の所定の領域に一つのnチャネル型の高耐圧MOSトランジスタが形成されている。

#### [0004]

まず、P型半導体基板中にP型ウェルが形成されている。P型ウェルは高耐圧 MOSトランジスタ用のウェル拡散層である。このP型ウェルの上にゲート酸化 膜を介在させてゲート電極が形成されている。

## [0005]

ゲート電極とドレイン拡散層との間およびゲート電極とソース拡散層との間には、LOCOS (Local Oxidation of Silicon) 酸化膜が形成されている。LOCOS酸化膜により、ゲート電極とドレイン拡散層とが表面上で電気的に分離されるとともに、ゲート電極とソース拡散層とが表面上で電気的に分離される。

#### [0006]

ゲート電極両端部下のLOCOS酸化膜の直下には、ドレイン側オフセット領域とソース側オフセット領域がそれぞれ形成されている。ドレイン拡散層の下方にドレイン側ウェルオフセット領域が形成されている。ソース拡散層の下方にソース側ウェルオフセット領域が形成されている。

#### [0007]

ゲート、ドレインおよびソースは、N型分離拡散層、P型分離拡散層、LOCOS酸化膜によって、P型ウェル拡散層の電位を取るための拡散層となるチャネルストッパと電気的に分離されている。そのチャネルストッパは高耐圧MOSトランジスタを取囲むように形成されている。

[0008]

従来の高耐圧MOSトランジスタを備えた半導体装置は、上記のように構成されている。

[0009]

【特許文献1】

特開2001-94103号公報

[0010]

【発明が解決しようとする課題】

しかしながら、上述した従来の半導体装置では、次のような問題点があった。 高耐圧MOSトランジスタをNAND回路およびNOR回路等のロジック回路に 適用する場合やアナログ回路に適する場合においては、高耐圧MOSトランジス タを直列に接続する必要がある。

[0011]

上述した高耐圧MOSトランジスタを直列に接続させるには、一のチャネルストッパ内に形成された高耐圧MOSトランジスタのソース・ドレインと他のチャネルストッパ内に形成された高耐圧MOSトランジスタのソース・ドレインとを、たとえばアルミウム配線によって接続することになる。

[0012]

このとき、チャネルストッパを含む高耐圧MOSトランジスタが形成された領域(パターン)を繰り返して配置することで、高耐圧MOSトランジスタが直列に接続される。

[0013]

このようにして当該パターンが繰り返して配置されることで、半導体基板上に 占める当該パターンの占有面積が大きくなり、半導体装置全体としてパターンレ イアウトの面積が大きくなるという問題が生じた。

### [0014]

また、高耐圧MOSトランジスタに抵抗素子が接続される回路の場合には、抵抗素子が高耐圧MOSトランジスタに接続されることから、抵抗素子にも高い耐圧が要求される。

## [0015]

高い耐圧を確保するために抵抗素子として、たとえばLOCOS酸化膜上にポリシリコン膜からなる抵抗素子が形成される場合がある。このようにして形成された抵抗素子は、たとえばアルミニウム配線を介して高耐圧MOSトランジスタのソース・ドレインに接続されることになる。

#### [0016]

抵抗素子が高耐圧MOSトランジスタに直列接続される場合においても、LOCOS酸化膜上にポリシリコン膜からなる抵抗素子を形成するための領域を確保しなければならず、半導体装置全体としてパターンレイアウトの面積が大きくなるという問題が生じた。

## [0017]

本発明は上記問題点を解決するためになされたものであり、その目的は、高耐圧MOSトランジスタ同志の直列接続や高耐圧MOSトランジスタと抵抗素子との直列接続のように、高耐圧MOSトランジスタを含む素子の直列接続において、パターンレイアウトの面積の増大が抑制される半導体装置を提供することである。

#### [0018]

## 【課題を解決するための手段】

本発明に係る一の半導体装置は、第1導電型の第1不純物領域と第1分離絶縁膜と第2導電型の第2不純物領域と第2導電型の第3不純物領域と第2導電型の第4不純物領域と第1電極部と第2電極部とを備えている。第1導電型の第1不純物領域は、半導体基板の主表面に形成されている。第1分離絶縁膜は第1不純物領域の表面に形成されている。第2導電型の第2不純物領域は、第1分離絶縁膜の直下に位置する第1不純物領域の部分に形成されている。第2導電型の第3不純物領域は、第1不純物領域の部分の表面に第1分離絶縁膜と距離を隔てて形

成されている。第2導電型の第4不純物領域は、第1分離絶縁膜を挟んで第3不 純物領域が位置する側とは反対側の第1不純物領域の部分の表面に、第1分離絶 縁膜と距離を隔てて形成されている。第1電極部は、第2不純物領域と第3不純 物領域とによって挟まれた第1不純物領域の部分上に形成されている。第2電極 部は、第2不純物領域と第4不純物領域とによって挟まれた第1不純物領域の部 分上に形成されている。

## [0019]

本発明に係る他の半導体装置は、第1導電型の第1不純物領域と分離絶縁膜と第2導電型の第2不純物領域と第2導電型の第3不純物領域と第2導電型の第4不純物領域と電極部とを備えている。第1導電型の第1不純物領域は半導体基板の主表面に形成されている。分離絶縁膜は第1不純物領域の表面に形成されている。第2導電型の第2不純物領域は、分離絶縁膜の直下に位置する第1不純物領域の部分に形成されている。第2導電型の第3不純物領域は、第2不純物領域と電気的に接続され、分離絶縁膜から離れる方向に向かって第1不純物領域の部分に形成されている。第2導電型の第4不純物領域は、分離絶縁膜と距離を隔てて第3不純物領域が位置する側とは反対側の第1不純物領域の部分の表面に形成されている。電極部は第2不純物領域と第4不純物領域とによって挟まれた第1不純物領域の部分上に形成されている。第2不純物領域では、電極部の側から第3不純物領域の側に至るまでの間に、電極部から第3不純物領域に向かう方向と略直行する方向に沿った幅がより狭くなる部分が形成されている。

## [0020]

#### 【発明の実施の形態】

## 実施の形態1

本発明の実施の形態1に係る高耐圧MOSトランジスタを備えた半導体装置について説明する。図1および図2に示すように、半導体基板1上に第1不純物領域としてのウェル2が形成されている。そのウェル2の表面の所定の領域に、素子分離絶縁膜3a~3eがそれぞれ形成されている。

#### [0021]

素子分離絶縁膜3a,3bによって挟まれたウェル2の表面には、第4不純物

領域としてのドレイン領域4 a が形成されている。その素子分離絶縁膜3 a, 3 b の直下のウェル2の領域には、ドレインの電界を緩和するための第4不純物領域としてのドレイン電界緩和層5 c が形成されている。

#### [0022]

一方、素子分離絶縁膜3d,3eによって挟まれたウェル2の表面には、第3 不純物領域としてのソース領域4bが形成されている。その素子分離絶縁膜3d,3eの直下のウェル2の領域には、ソースの電界を緩和するための第3不純物領域としてのソース電界緩和層5bが形成されている。

## [0023]

そして、素子分離絶縁膜3cの直下のウェル2の領域には、第2不純物領域としてのソース・ドレイン領域5aが形成されている。素子分離絶縁膜3b,3cによって挟まれたウェル2の表面上には、ゲート絶縁膜6bを介在させて第2電極部としてのゲート電極7bが形成されている。

## [0024]

また、素子分離絶縁膜3 c, 3 dによって挟まれたウェル2の表面上には、ゲート絶縁膜6 a を介在させて第1電極部としてのゲート電極7 a が形成されている。

#### [0025]

ゲート電極7a, 7bを覆うように半導体基板1上にシリコン酸化膜8が形成されている。そのシリコン酸化膜にドレイン領域4a、ソース4bの表面をそれぞれ露出するコンタクトホール8b, 8aがそれぞれ形成されている。

#### [0026]

シリコン酸化膜8上には、アルミニウム配線9,10,12,13が形成されている。ドレイン領域4 a はコンタクト部10 a を介してアルミニウム配線10 と電気的に接続されている。一方、ソース領域4 b はコンタクト部9 a を介してアルミニウム配線9と電気的に接続されている。

## [0027]

また、ゲート電極7aはアルミニウム配線12とコンタクト部12aを介して電気的に接続されている。ゲート電極7bはアルミニウム配線13とコンタクト

部13aを介して電気的に接続されている。

## [0028]

一のMOSトランジスタT1は、ゲート電極7a、ソース領域4b、ソース電界緩和層5bおよびソース・ドレイン領域5aを含んで構成される。他のMOSトランジスタT2は、ゲート電極7b、ドレイン領域4a、ドレイン電界緩和層5cおよびソース・ドレイン領域5aを含んで構成される。

## [0029]

上述した半導体装置では、素子分離絶縁膜3cの直下のウェル2の領域に形成されたソース・ドレイン領域5aは、一のMOSトランジスタT1に対してはドレイン領域となり、他のMOSトランジスタT2に対してはソース領域となる。そのソース・ドレイン領域5aを介して、図3および図4に示すように、一のMOSトランジスタT2が直列に接続されている。【0030】

なお、図3では、MOSトランジスタT1, T2がnチャネル型MOSトランジスタの場合の等価回路が示され、図4では、MOSトランジスタT1, T2がpチャネル型MOSトランジスタの場合の等価回路が示されている。

#### [0031]

このように、本半導体装置では、一のMOSトランジスタT1と他のMOSトランジスタT2とに共通のソース・ドレイン領域5aを介して、一のMOSトランジスタT1と他のMOSトランジスタT2が直列に接続されている。

#### [0032]

これにより、個々のMOSトランジスタを直列に接続させた半導体装置と比べると、本半導体装置では、MOSトランジスタT1, T2の占有面積を低減することができて、半導体装置におけるパターンレイアウトの面積の増大を抑制することができる。

## [0033]

また、ソース電界緩和層 5 b, ドレイン電界緩和層 5 c およびソース・ドレイン領域 5 a のそれぞれの不純物濃度は、ドレイン領域 4 a およびソース領域 4 b の不純物濃度よりも低く設定されていることによって、これらの領域とウェル 2

との接合に対して高い接合耐圧をもたせることができる。

## [0.034]

## 実施の形態2

前述した半導体装置では、素子分離絶縁膜3 a ~ 3 e のそれぞれの直下に位置するウェル2の領域の部分に、ドレイン電界緩和層5 c、ソース・ドレイン領域5 a およびソース電界緩和層5 b が形成される場合を例に挙げて説明した。

## [0035]

ここでは、ドレイン電界緩和層、ソース・ドレイン領域およびソース電界緩和 層がウェルとして形成される場合を例に挙げて説明する。

## [0036]

図5および図6に示すように、素子分離絶縁膜3a,3bおよびドレイン領域4aの直下の領域には、半導体基板1の表面に達するウェル55cが形成されている。

## [0037]

また、素子分離絶縁膜3 cの直下の領域には、半導体基板1の表面に達するウェル55 aが形成されている。さらに、素子分離絶縁膜3 d,3 e およびソース領域4 b の直下の領域には、半導体基板1の表面に達するウェル55 b が形成されている。半導体基板1は、ウェル55 a  $\sim$  55 c の導電型とは反対の導電型に設定されている。

#### [0038]

したがって、図7に示される半導体装置の等価回路においては、直列に接続された一のMOSトランジスタT1と他のMOSトランジスタT2におけるバックゲートは半導体基板1の電位と同じ電位になる。

#### [0039]

また、ウェル55a~55cの不純物濃度は、ドレイン領域4aおよびソース 領域4bの不純物濃度よりも低く設定されている。

#### [0040]

なお、これ以外の構成については図1に示す半導体装置と同様なので、同一部 材には同一符号を付しその説明を省略する。

## [0041]

上述した半導体装置では、実施の形態 1 において説明した効果に加えて次のような効果が得られる。

## [0042]

すなわち、たとえば半導体基板1としてp型の半導体基板を用いてnチャネル型のMOSトランジスタを形成する場合には、n型のウェル55a~55cを形成することで、n型の電界緩和層を形成する必要がなくなって、工程の簡略化を図ることができる。

#### [0043]

## 実施の形態3

ここでは、ゲート幅(チャネル幅)が互いに異なる2つのMOSトランジスタ を直列に接続させた半導体装置を例に挙げて説明する。

## [0044]

図8に示すように、MOSトランジスタT1におけるチャネルW1は、MOSトランジスタT2におけるチャネル幅W2よりも短く設定されている。ソース・ドレイン領域5aにおける各ゲート電極7a,7bが延在する方向に沿った幅においては、点線枠Aに示すように、チャネル領域11bの側に位置する部分からチャネル領域11aの側に位置する部分にかけて滑らかに変化する部分がある。

## [0045]

なお、これ以外の構成については図1に示す半導体装置の構成と同様なので、 同一部材には同一符号を付しその説明を省略する。

#### [0046]

上述した半導体装置では、実施の形態1において説明した効果に加えて次のような効果が得られる。

#### [0047]

まず、MOSトランジスタT1, T2におけるチャネル幅W1, W2が互いに 異なることで、ソース・ドレイン領域5aにおいては、チャネル領域11bの側 に位置する部分におけるゲート電極7bが延在する方向に沿った幅と、チャネル 領域11aの側に位置する部分におけるゲート電極7aが延在する方向に沿った 幅とが異なることになる。

## [0048]

このとき、図9における点線枠Bに示すように、ソース・ドレイン領域5aにおいて滑らかに変化する部分がなく約270°の角度をもって急峻に変化する半導体装置の場合では、この急峻に変化する部分においてソース・ドレイン領域5aとウェル2との接合耐圧が著しく低下することになる。

## [0049]

これに対して、本半導体装置では、ソース・ドレイン領域 5 a において、チャネル領域 1 1 b の側に位置する部分からチャネル領域 1 1 a の側に位置する部分にかけて滑らかに変化する部分がある。

## [0050]

これにより、ソース・ドレイン領域 5 a とウェル 2 との間において電界が集中 する部分がなくなって、ソース・ドレイン領域 5 a とウェル 2 との接合耐圧を向 上することができる。

## [0051]

#### - 実施の形態4

実施の形態3では、ゲート幅(チャネル幅)が互いに異なる2つのMOSトランジスタを直列に接続させた半導体装置の場合において、一方のチャネル領域の側に位置する部分から他方のチャネル領域の側に位置する部分にかけてソース・ドレイン領域の幅が急峻に変化する部分があると、その部分においてソース・ドレイン領域とウェルとの接合耐圧が著しく低下することを述べた。

## [0052]

ここでは、そのようなソース・ドレイン領域の幅が急峻に変化する部分を有していても、電界が緩和される半導体装置について説明する。

#### [0053]

図10に示すように、MOSトランジスタT1におけるチャネル幅W1は、MOSトランジスタT2におけるチャネル幅W2よりも短く設定されている。ソース・ドレイン領域5aにおいては、点線枠Bに示すように、チャネル領域11bの側に位置する部分からチャネル領域11aの側に位置する部分にかけて、その

幅が急峻に変化する部分が設けられている。

## [0054]

ゲート電極 7 7 b は、チャネル領域 1 1 b に加えてその急峻に変化する部分も 覆うように形成されている。なお、これ以外の構成については図 1 に示す半導体 装置の構成と同様なので、同一部材には同一符号を付しその説明を省略する。

## [0055]

上述した半導体装置では、実施の形態1において説明した効果に加えて次のような効果が得られる。

## [0056]

まず、図11は、nチャネル型のMOSトランジスタT1, T2を直列に接続させた場合の等価回路を示し、図12は、pチャネル型のMOSトランジスタT1, T2を直列に接続させた場合の等価回路を示す。

## [0057]

図11および図12において、点線枠Bに対応する部分は、2つのMOSトランジスタT1, T2に共通のソース・ドレイン領域5aの部分である。

#### [0058]

たとえば、図11に示す場合では、ソース・ドレイン領域5aに逆バイアス電圧が印加されるのは、ドレイン領域4a(アルミニウム配線10)に逆バイアス電圧が印加される状態でMOSトランジスタT2がオンする場合のみである。

## [0059]

nチャネル型MOSトランジスタT1, T2の場合では、ドレイン領域4aの電圧がVddのときにnチャネル型oMOSトランジスタT2がオン状態(ゲート電極77bの電圧=Vdd)となる。

#### [0060]

これにより、ソース・ドレイン領域5aの電圧は、ドレイン領域4aと同じ電圧Vddとなる。このとき、ソース・ドレイン領域5aとPN接合を形成するウェル2は、ソース領域4bと同じ電圧(GND)になり、逆バイアス電圧(Vdd)が印加された状態になる。

## [0061]

つまり、ソース・ドレイン領域5aに逆バイアス電圧が印加されるときに、ゲート電極77bの電圧とソース・ドレイン領域5aの電圧とが同じ電圧になる。 【0062】

本半導体装置では、図10に示すように、ソース・ドレイン領域5aとウェル 2との接合耐圧が小さくなる急峻な部分を覆うようにゲート電極77bが形成されている。

## [0063]

ソース・ドレイン領域5aに逆バイアス電圧が印加される場合には、このゲート電極7bにもソース・ドレイン領域5aと同じ電圧が印加されることになる。 ゲート電圧77bに当該電圧が印加されることによって、半導体基板1のウェル2の側に向かって電界が生じる。

## [0064]

そして、その電界によってソース・ドレイン領域5 a とウェル2との界面から 延びる空乏層がより広げられることになる。上述した作用は、図12に示す場合 についても同様にあてはまる。

#### [0065]

これにより、ソース・ドレイン領域 5 a において急峻な部分が形成されていても、MOSトランジスタにおける耐圧を確保することができる。

#### [0066]

### 実施の形態5

本発明の実施の形態5に係る半導体装置として、MOSトランジスタと抵抗素 子とが直列に接続された半導体装置を例に挙げて説明する。

#### [0067]

図13および図14に示すように、半導体基板1上に第1不純物領域としてのウェル2が形成されている。そのウェル2の表面の所定の領域に、素子分離絶縁膜3a~3dがそれぞれ形成されている。

#### [0068]

素子分離絶縁膜3a,3bによって挟まれたウェル2の表面には、第4不純物 領域としてのソース・ドレイン領域4cが形成されている。その素子分離絶縁膜 3 a, 3 bの直下のウェル2の領域には、ソース・ドレインの電界を緩和するための第4不純物領域としてのソース・ドレイン電界緩和層5 e が形成されている

#### [0069]

一方、素子分離絶縁膜3c,3dによって挟まれたウェル2の表面には、第3不純物領域としてのソース・ドレイン領域4dが形成されている。その素子分離絶縁膜3c,3dの直下のウェル2の領域には、ソース・ドレインの電界を緩和するための第2不純物領域としてのソース・ドレイン電界緩和層5dが形成されている。

## [0070]

素子分離絶縁膜3b,3cによって挟まれたウェル2の表面上に、ゲート絶縁膜6cを介在させてゲート電極7cが形成されている。

#### [0071]

ゲート電極7cを覆うように半導体基板1上にシリコン酸化膜8が形成されている。そのシリコン酸化膜8にソース・ドレイン領域4c,4dの表面をそれぞれ露出するコンタクトホール8d,8cがそれぞれ形成されている。

#### [0072]

シリコン酸化膜8上には、アルミニウム配線15,14,16が形成されている。ソース・ドレイン領域4cは、コンタクト部15aを介してアルミニウム配線15と電気的に接続されている。

#### [0073]

一方、ソース・ドレイン領域4dはコンタクト部14aを介してアルミニウム 配線14と電気的に接続されている。また、ゲート電極7cはコンタクト部16 aを介してアルミニウム配線16と電気的に接続されている。

#### [0074]

MOSトランジスタTは、ゲート電極7a、ソース・ドレイン領域4c, 4d およびソース・ドレイン電界緩和層5e, 5dを含んで構成される。

#### [0075]

通常、MOSトランジスタを形成する場合には、トランジスタとしての能力が

向上するようにソース・ドレイン領域 4c, 4d はチャネル領域に近づけて形成される。

## [007.6]

上述した半導体装置では、1対のソース・ドレイン領域4c,4dのうちの一方のソース・ドレイン領域4dが、チャネル領域11cから所定の距離を隔てて形成されている。このとき、この所定の距離は、ソース・ドレイン領域4c,4dよりも不純物濃度の低いソース・ドレイン電界緩和層5dにおいて電流が流れる方向に沿った長さに対応することになる。

## [0077]

不純物濃度のより低いソース・ドレイン電界緩和層5dの長さがより長くなることで、ソース・ドレイン電界緩和層5dが抵抗素子Rとしての機能を果たすことになる。

#### [0078]

特に、図14に示すように、ソース・ドレイン電界緩和層5dにおいてチャネル領域11cからソース・ドレイン領域4dに向かう方向と略直交する方向の長さ(幅)がより狭められることで、抵抗素子Rの抵抗値をより高くすることができる。

#### [0079]

このように、本半導体装置では、1つのMOSトランジスタTにおけるソース・ドレイン電界緩和層5dが抵抗素子Rとしての機能を有して、MOSトランジスタTと抵抗素子Rとが直列に接続されていることになる。

## [0080]

これにより、1つのMOSトランジスタと抵抗素子とをアルミニウム配線により直列に接続させた半導体装置や、直列に接続された2つのMOSトランジスタのうちの一方のMOSトランジスタを常時ON状態とさせて、このON状態とされたMOSトランジスタをオン抵抗とした半導体装置の場合と比べると、本半導体装置では、MOSトランジスタTと抵抗素子Rの占有面積を低減することができて、半導体装置におけるパターンレイアウトの面積の増大を抑制することができる。

### [0081]

なお、上述した半導体装置では、1対のソース・ドレイン電界緩和層5d,5 eのうちの一方のソース・ドレイン領域5dについて抵抗素子Rを形成する場合 を例に挙げて説明したが、双方のソース・ドレイン領域5d,5eについて抵抗 素子を形成するようにしてもよい。

## [0082]

#### 実施の形態6

ここでは、実施の形態5において説明した半導体装置の接合耐圧をさらに向上 させる半導体装置の一例について説明する。

#### [0.083]

図15中の点線枠Aに示すように、抵抗素子Rとしての機能を有するソース・ ドレイン電界緩和層5dにおいて、幅の狭い部分から幅の広い部分にかけて滑ら かに変化する部分が形成されている。

## [0084]

なお、これ以外の構成については図13および図14に示す構成と同様なので 、同一部材には同一符合を付しその説明を省略する。

#### [0085]

上述した半導体装置では、実施の形態5において説明した効果に加えて次のような効果が得られる。

#### [0086]

すなわち、ソース・ドレイン電界緩和層 5 d においてその幅が滑らかに変化する部分が形成されていることによって、幅が急峻に変化する場合と比べて、ソース・ドレイン電界緩和層 5 d とウェル 2 との間において電界が集中する部分がなくなる。その結果、ソース・ドレイン電界緩和層 5 d とウェル 2 との接合耐圧を向上することができる。

## [0087]

## 実施の形態7

ここでは、実施の形態 5 において説明した半導体装置の接合耐圧をさらに向上 させる半導体装置の他の例について説明する。

#### [0088]

図16に示すように、抵抗素子Rとしての機能を有するソース・ドレイン電界 緩和層5dにおいては、図14に示された半導体装置の場合と同様に、その幅が 急峻に変化する部分が設けられている。

## [0089]

ゲート電極7dは、その急峻に変化する部分を覆うように形成されている。なお、これ以外の構成については図13および図14に示す半導体装置の構成と同様なので、同一部材には同一符号を付しその説明を省略する。

## [0090]

上述した半導体装置では、実施の形態5において説明した効果に加えて次のような効果が得られる。

## [0091]

まず、図17は、nチャネル型のMOSトランジスタTと抵抗素子Rを直列に接続させた場合の等価回路を示し、図18は、pチャネル型のMOSトランジスタTと抵抗素子Rを直列に接続させた場合の等価回路を示す。

#### [0092]

図17および図18における抵抗素子Rは、図16におけるソース・ドレイン電界緩和層5dに対応する。抵抗素子Rのチャネル領域側の部分(点C)に高い逆バイアス電圧が印加されるのは、ソース・ドレイン領域4cに逆バイアス電圧が印加された状態でMOSトランジスタTがオンする場合のみである。

## [0093]

たとえば、図17に示されたnチャネル型MOSトランジスタTの場合において、ソース・ドレイン領域4cに電圧Vddが印加され、ゲート電極7dに電圧Vddが印加される場合を考える。

## [0094]

この場合では、nチャネル型MOSトランジスタTはオン状態となり、抵抗素 子Rの点Cの部分の電圧もほばVddとなる。

## [0095]

一方、抵抗素子RとPN接合を形成するウェル2の電圧はGND電圧である。

そのため、抵抗素子Rの点Cには逆バイアス電圧が印加されることになる。つまり、抵抗素子Rのチャネル領域側の部分に逆バイアス電圧が印加されるときには、ゲート電極7dに印加される電圧もこの逆バイアス電圧とほぼ同じになる。

## [0096]

本半導体装置では、図16に示すように、抵抗素子Rにおける幅が急峻に変化 する部分を覆うようにゲート電極7dが形成されている。

## [0097]

抵抗素子Rのチャネル領域側(点C)の部分に逆バイアス電圧が印加されるときには、ゲート電極7dにもこの逆バイアス電圧とほぼ同じ電圧が印加されることになる。

## [0098]

ゲート電極7dに当該電圧が印加されることによって、半導体基板1のウェル2の側に向かって電界が生じる。その電界によって、抵抗素子Rをなすソース・ドレイン電界緩和層5dとウェル2との界面から延びる空乏層がより広げられることになる。

#### [0099]

これにより、抵抗素子Rをなすソース・ドレイン領域5dにおいて急峻な部分が形成されていても、抵抗素子RおよびMOSトランジスタにおける耐圧を確保することができる。

#### [0100]

なお、図18に示すpチャネル型MOSトランジスタTの場合では、抵抗素子のチャネル領域側(点C)の部分に逆バイアス電圧が印加されるのは、ソース・ドレイン領域4cにたとえばGND電圧などの逆バイアス電圧が印加された状態で、pチャネル型MOSトランジスタTがオンする場合である。

#### [0101]

この状態のときには、nチャネル型MOSトランジスタの場合と同様に、ゲート電極7dに逆バイアス電圧と同じ電圧が印加されることになる。これにより、空乏層が広げられて、抵抗素子RおよびMOSトランジスタにおける耐圧を確保することができる。

## [0102]

また、ソース・ドレイン電界緩和層5dではウェル2との接合耐圧の向上を図るために、その不純物濃度はできるだけ低く抑えられている。特に、不純物濃度が低い抵抗素子Rの幅がより狭い部分に高い逆バイアス電圧が印加されると、その抵抗素子Rの部分が空乏化されてしまうことがある。

## [0103]

本半導体装置では、ゲート電極7dに印加される電圧により生じた電界によって、ソース・ドレイン電界緩和層5d(抵抗素子R)が空乏化するのが抑制されることになる。これにより、抵抗素子Rの電界依存性が低減されて安定した抵抗値を保持することができる。

## [0104]

## 実施の形態8

ここでは、実施の形態5において説明した半導体装置の接合耐圧をさらに向上 させる半導体装置のさらに他の例について説明する。

## [0105]

まず、図19に示すように、抵抗素子Rとしての機能を有するソース・ドレイン電界緩和層5dにおいては、図14に示された半導体装置の場合と同様に、その幅が急峻に変化する部分が設けられている。

#### [0106]

その急峻に変化する部分を覆うように電極7 e が形成されている。その電極7 e は、ソース・ドレイン領域4 d に接続されたアルミニウム配線14と電気的に接続されている。

#### [0107]

なお、これ以外の構成については図13および図14に示す半導体装置の構成 と同様なので、同一部材には同一符号を付しその説明を省略する。

#### [0108]

上述した半導体装置では、実施の形態5において説明した効果に加えて次のような効果が得られる。

## [0109]

まず、図20は、nチャネル型のMOSトランジスタTと抵抗素子Rを直列に接続させた場合の等価回路を示し、図21は、pチャネル型のMOSトランジスタTと抵抗素子Rを直列に接続させた場合の等価回路を示す。

## [0110]

図13に示す場合では、コンタクト部14aを介してソース・ドレイン領域4dに高い逆バイアス電圧が印加され、nチャネル型MOSトランジスタまたはpチャネル型MOSトランジスタがオフ状態であれば、抵抗素子Rの全体に高い逆バイアス電圧が印加されることになる。

## [0111]

本半導体装置では、図19に示すように、抵抗素子R(ソース・ドレイン電界 緩和層5d)を覆うように電極7eが形成されている。その電極7eにはアルミ ニウム配線14と電気的に接続されて、電極7eはソース・ドレイン領域4dの 電圧と同じ電圧になる。

## [0112]

電極7 e に印加される電圧によって、ウェル2の側に向かって電界が生じる。 その電界によって、抵抗素子Rをなすソース・ドレイン電界緩和層5 d とウェル 2 との界面から延びる空乏層がより広げられることになる。

#### [0113]

これにより、抵抗素子Rをなすソース・ドレイン領域5dにおいて急峻な部分が形成されていても、抵抗素子RおよびMOSトランジスタにおける耐圧を確保することができる。

## [0114]

なお、ソース・ドレイン領域4dに高い逆バイアス電圧が印加され、nチャネル型MOSトランジスタまたはpチャネル型MOSトランジスタがオン状態の場合には、抵抗素子Rにおけるチャネル領域11c側の部分では、抵抗素子Rによる電圧降下によって逆バイアス電圧は緩和されることになる。

## [0115]

そのため、抵抗素子Rとウェル2との耐圧は、主に抵抗素子Rのソース・ドレイン領域14a側の部分に印加される逆バイアス電圧に依存することになる。こ

のとき、電極7eに印加される電圧により生じる電界によって空乏層がより広げられるため、MOSトランジスタがオン状態でも耐圧を向上することができる。 上述した作用効果は、図21に示す場合についても同様にあてはまる。

## [0116]

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

## [0117]

## 【発明の効果】

本発明に係る一の半導体装置によれば、まず、第2不純物領域、第3不純物領域および第1電極部を含む一のMOSトランジスタが構成され、第2不純物領域、第4不純物領域および第2電極部を含む他のMOSトランジスタが構成される。一のMOSトランジスタと他のMOSトランジスタは、両MOSトランジスタに共通の第2不純物領域を介して直列に接続されている。これにより、個々のMOSトランジスタを直列に接続させた場合と比較すると、MOSトランジスタの占有面積を低減することができて、半導体装置におけるパターンレイアウトの面積の増大を抑制することができる。

#### [0118]

本発明に係る他の半導体装置によれば、まず、第2不純物領域、第3不純物領域、第4不純物領域および電極部を含むMOSトランジスタが構成される。そのMOSトランジスタにおける第2不純物領域が抵抗素子としての機能も果たして、MOSトランジスタに抵抗素子が直列に接続されたことになる。これにより、MOSトランジスタと抵抗素子とを、たとえばアルミニウム配線等により接続する場合等と比べると、MOSトランジスタと抵抗素子との占有面積を低減することができて、半導体装置におけるパターンレイアウトの面積の増大を抑制することができる。

#### 【図面の簡単な説明】

【図1】 本発明の実施の形態1に係る半導体装置の図2に示す断面線 I-

Iにおける断面図である。

- 【図2】 同実施の形態において、図1に示す半導体装置の平面図である。
- 【図3】 同実施の形態において、図1および図2に示す半導体装置の一の 等価回路を示す図である。
- 【図4】 同実施の形態において、図1および図2に示す半導体装置の他の 等価回路を示す図である。
- 【図5】 本発明の実施の形態2に係る半導体装置の図6に示す断面線V-Vにおける断面図である。
  - 【図6】 同実施の形態において、図5に示す半導体装置の平面図である。
- 【図7】 同実施の形態において、図5および図6に示す半導体装置の等価 回路を示す図である。
  - 【図8】 本発明の実施の形態3に係る半導体装置の平面図である。
- 【図9】 同実施の形態において、図8に示す半導体装置の効果を説明するための一平面図である。
  - 【図10】 本発明の実施の形態4に係る半導体装置の平面図である。
- 【図11】 同実施の形態において、図10に示す半導体装置の一の等価回路を示す図である。
- 【図12】 同実施の形態において、図10に示す半導体装置の他の等価回路を示す図である。
- 【図13】 本発明の実施の形態5に係る半導体装置の図14に示す断面線 XIII-XIIIにおける断面図である。
- 【図14】 同実施の形態において、図13に示す半導体装置の平面図である。
  - 【図15】 本発明の実施の形態6に係る半導体装置の平面図である。
  - 【図16】 本発明の実施の形態7に係る半導体装置の平面図である。
- 【図17】 同実施の形態において、図16に示す半導体装置の一の等価回路を示す図である。
- 【図18】 同実施の形態において、図16に示す半導体装置の他の等価回路を示す図である。

- 【図19】 本発明の実施の形態8に係る半導体装置の平面図である。
- 【図20】 同実施の形態において、図19に示す半導体装置の一の等価回路を示す図である。
- 【図21】 同実施の形態において、図19に示す半導体装置の他の等価回路を示す図である。


## 【符号の説明】


1 半導体基板、2 ウェル、3 a~3 e 素子分離絶縁膜、4 a ドレイン領域、4 b ソース領域、4 c, 4 d ソース・ドレイン領域、5 a ソース・ドレイン領域、5 b ソース電界緩和層、5 c ドレイン電界緩和層、5 d, 5 e ソース・ドレイン電界緩和層、6 a, 6 b, 6 c ゲート絶縁膜、7 a~7 d ゲート電極、7 e 電極、8 シリコン酸化膜、8 a~8 d コンタクトホール、9,10,12,13,14,15,16 アルミニウム配線、9 a,1 0 a,12 a,13 a,14 a,15 a,16 a コンタクト部、11 a,11 b,11 c チャネル領域。

【書類名】


図面

【図1】







## 【図3】




## 【図4】




## 【図5】




【図6】




【図7】




[図8]




## 【図9】




## 【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




[図18]




【図19】



# 【図20】



# 【図21】



【書類名】

要約書

【要約】

【課題】 高耐圧MOSトランジスタを含む素子の直列接続において、パターン レイアウトの面積の増大が抑制される半導体装置を提供する。

【解決手段】 半導体基板1上にウェル2が形成されている。そのウェル2には、ゲート電極7a、ソース領域4b、ソース電界緩和層5bおよびソース・ドレイン領域5aを含む一のMOSトランジスタT1と、ゲート電極7b、ドレイン領域4a、ドレイン電界緩和層5cおよびソース・ドレイン領域5aを含む他のMOSトランジスタT2とがそれぞれ形成されている。一のMOSトランジスタT1と他のMOSトランジスタT2とは、両トランジスタに共通のソース・ドレイン領域5aを介して直列に接続されている。

【選択図】

図 1

## 出願人履歴情報

識別番号

[000006013]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社